存算一体：终局正确，现实早期
中美博弈大变局，百年未有新财富。 这是”算力下一战”系列的第四篇。
今年 2 月，一条不起眼的产业消息，藏着下一步算力革命的全部信号。
三星电子宣布，它的 HBM-PIM——一种”会算数的内存”——已经完成技术验证，正式进入商业化量产准备阶段。与此同时，在上海的 WAIC 世界人工智能大会上，一家叫后摩智能的中国公司，展出了一块存算一体芯片 M50：10 瓦的功耗，跑出 160 TOPS 的算力，能流畅运行 30B 到 120B 参数的大模型。
10 瓦是什么概念？你桌上那盏台灯，大概就是这个功耗。而它，能跑大模型。
这两件事，一个在韩国，一个在中国，指向同一个方向：把计算装进内存里。
这就是我们上一篇文章埋下的那个伏笔——“让’搬’这个动作彻底消失”。现在，答案来了。
它叫存算一体。
一、从”分居”到”合体”
存算一体的逻辑，一句话就能说清：既然数据的搬运是罪魁祸首，那就让计算发生在存储所在的地方，让”存”和”算”不再分居，而是合体。
但”合体”这件事，其实有三层深浅。
第一层，叫”近存计算”（PNM）。 计算单元和存储单元还是分开的，只是靠先进封装，把它们物理上摆得更近、路修得更宽。这是最温和的一步——不改变芯片本身，只改变”距离”。
第二层，叫”存内处理”（PIM）。 这一步开始动真格了：把计算单元直接做进存储器内部。三星的 HBM-PIM，就是在 HBM 内存里塞进了一个小计算引擎，数据不用出内存，就能先算一轮。
第三层，叫”存内计算”（CIM）。 这是最彻底的一层：连独立的计算单元都不要了，直接用存储单元本身做运算。存储阵列自己就是计算阵列，存和算，焊死在同一个物理结构里。
（ps：你可以把这三层理解成一对夫妻的关系——第一层是”搬到一个小区”，第二层是”住进一个屋”，第三层是”彻底不分彼此”。越往后，搬运越少，但难度也越大。）
而”用什么材料来合体”，又分出两条路。
一条是”模拟存算”——用忆阻器（RRAM）这类新型存储，直接利用物理特性在模拟域做乘加运算。它的能效高得吓人，但精度有限，适合图像识别、低精度推理这类”容错”的活儿。
一条是”数字存算”——在成熟的 DRAM、SRAM 里嵌入数字逻辑电路。精度高、通用性强，适合大模型，但能效比不如模拟路线极致。
记住这两条路，后面讲中国的时候，会派上大用场。
二、为什么说，它是”终局”
先说它为什么被寄予厚望——因为它是从根上解决问题。
回顾一下前几篇的线索：摩尔定律死了，封装接棒（第一篇）；CoWoS 的护城河是生态（第二篇）；但真正的墙不在算力，在搬运（第三篇）。
而存算一体，是唯一一个不跟”搬运”较劲、而是让”搬运”消失的方案。别的方案都在问”怎么搬得更快”，只有它在问”为什么要搬”。
效果怎么样？数据早就摆在那里了。
AMD 在 2023 年的国际固态电路会议上说，存内计算可以减少 85% 的数据搬运能量。三星把 HBM-PIM 装进 96 张 AMD 加速卡跑大模型，性能提升了 2.5 倍，功耗降到 1/2.67。阿里达摩院的实验更夸张——性能提升 10 倍，能效提升 300 倍。
三星的 DRAM 设计负责人说了一句大实话：“由于内存带宽不足，AI 无法 100% 发挥 GPU 的性能。”
翻译一下：你花几十万买的 GPU，有相当一部分算力，是在”空转等数据”。而存算一体，能让它别再空转。
所以，从技术逻辑上讲，存算一体是”终局正确”的——它是破解冯·诺依曼瓶颈的终极答案，没有之一。
三、但为什么，它”现实早期”
然而，我必须在后面加上四个字：现实早期。
这不是保守，是诚实。三个硬约束摆在这里。
第一个约束：市场还很小。
全球存算一体的盘子，目前只有”个位数亿美元”起步。麦肯锡预测 2030 年做到 200 亿美元，年增速 38%——听起来很美，但基数小得可怜。对比一下，先进封装是 550 亿美元的成熟盘子，HBM 是几百亿美元，存算一体连它们的零头都不到。
第二个约束：量产还没真正兑现。
三星虽然进了”量产准备”，但 LPDDR5X PIM 的样品，要今年下半年才给得出来；真正的 HBM-PIM 大规模商用，时间表还悬着。SK 海力士的 AiMX 也还停在展会演示阶段。换句话说，从”实验室改造”到”量产准备”，是进了一步，但离”大规模商用”，还差着一条鸿沟。
第三个约束：它没法替代 GPU，只能和 GPU 共存。
这是最关键、也最容易被误读的一点。三星的 HBM-PIM，本质上是给 GPU 当”内存加速器”——它让 GPU 用得更爽，而不是把 GPU 干掉。在云端大算力场景，存算一体是”共存”，不是”颠覆”。
有人会问：那这玩意儿到底是不是个”狼来了”的故事？喊了这么多年，不还是没成吗？
问得尖锐。但答案恰恰藏在一个更深的真相里——存算一体没成，不是因为方向错了，而是因为它的”物理底座”，刚刚才盖好。
四、它等了 50 年，才等到那块”物理底座”
说一个你可能想不到的事实：存算一体的概念，1969 年就被人提出来了。
那一年，斯坦福研究所的 Kautz 等人，第一次提出了”存算一体计算机”的构想。比摩尔定律提出还早四年。
但为什么半个世纪都没能落地？因为缺一样东西——把”存”和”算”物理上合在一起的能力。
你要让存储和计算”不分彼此”，就得在纳米尺度上，把逻辑芯片和存储芯片一层层垂直堆叠起来，用铜直接焊铜，让数据在微米甚至纳米的距离内流动。这需要的，正是 3D 堆叠、混合键合、TSV——也就是我们这个系列前两篇一直在讲的先进封装。
三星的官方技术文档里，有一句话道破了天机。它说，PIM 和 PNM，本质就是”把内存和逻辑芯片，放进先进集成电路封装里”。
看明白了吗？
存算一体，从来不是一块芯片的事，而是一次”封装”的胜利。 先进封装，才是存算一体那块姗姗来迟的”物理底座”。
1969 年的构想，需要 2026 年的封装工艺来兑现。中间隔着的这 50 多年，人类不是在等算法，是在等一个能把”存”和”算”焊在一起的物理手段。
（ps：这，才是我们这个系列真正的题眼——先进封装的终局，不是”拼更多芯片”，而是”废掉冯·诺依曼”。 第一篇我们就埋了这句话，现在，它落地了。）
五、中国，在端侧”真并跑”
那么，在这场”存算合体”的竞赛里，中国站在哪？
说句实在话：云端大算力，中国缺位；但端侧，中国是真在并跑。
看几个名字。
知存科技，走 NOR Flash 路线，芯片已经量产，今年连拿两轮 2 亿元融资，国投创业领投。亿铸科技，走 ReRAM 全数字路线，号称”自主设计并量产基于新型存储的全数字存算一体大算力芯片”。后摩智能，M50 芯片在 10 瓦功耗下跑出 160 TOPS，能带得动百亿参数大模型。苹芯科技，用 28 纳米成熟制程做存算一体 NPU，CEO 杨越有句话说得极准——“存算一体，就是要在成熟制程上，实现高级制程的计算能力。”
这句话的分量，你品一品。
如果存算一体能用 28 纳米，做出 7 纳米、5 纳米的算力，那 EUV 光刻机这道锁了中国多少年的墙，就可能被从侧面绕过去。 这不是弯道超车，这是换一条道。
当然，我必须泼一盆冷水：这些公司，大多还处在”从实验室走向批量商用”的爬坡期，距离真正放量，还有距离。知存的量产在端侧低功耗，后摩的 M50 是”据其披露”的性能，亿铸的量产是”官网宣称”。
端侧并跑，是真的；云端大算力，还早。 这两个判断，一个都不能省。
六、尾声
我给你讲个关于”等”的故事。
1969 年，人类第一次想到：为什么不让内存自己会算数？但那时候，没人有这个手艺——把逻辑和存储焊在一个物理结构里，需要的不是灵感，是纳米级的封装工艺。
于是这个念头，一等就是半个世纪。它躺在一篇篇论文里，看着摩尔定律狂奔，看着 CPU 和内存渐行渐远，看着数据搬运的账单越堆越高。
直到有一天，一群人开始在晶圆上，把芯片一层层垂直堆起来，用铜直接焊铜。他们本来是去给摩尔定律”续命”的，结果，顺手把 1969 年的那个梦，给”造”了出来。
存算一体，终局正确，现实早期。 但它的底座，已经盖好了。
而下一篇文章，我们要回答最后一个问题：当算力的物理底座开始换轨，中美这场博弈，谁的牌更好？
（本文为”算力下一战”系列第四篇，上一篇《真正的墙，不在算力，在搬运》，下一篇《中美算力下一战：换一条道》。数据来源：三星半导体、科创板日报、WAIC、AMD ISSCC 2023、麦肯锡、各公司公开披露。市场预测与厂商性能数据，请以实际披露为准。）